随着AR/VR与高分辨率图像系统（如无人机和运动相机）的快速发展，MIPI CSI（Camera Serial Interface）和 MIPI DSI（Display Serial Interface）等传感器与显示接口对高数据传输速率和低功耗设计的需求日益增长。

M31推出基于 TSMC N3P 与 N3C 工艺的 MIPI C-PHY 和 D-PHY IP 解决方案，实现：

• D-PHY v3.0：单 Lane 最高 9 Gbps
• C-PHY v2.1：单 Trio 最高 6.5 Gsps

并结合以下关键技术：

• 自适应 Rx 均衡（RxEQ）
• 多档带宽架构
• Tx/Rx 均衡优化设计

成功支持从短距离芯片内连接到超长通道应用的稳定信号质量，同时兼顾功耗与效能。

为什么 AR/VR 等图像系统需要更高效的 MIPI 接口？

---

随着图像系统持续向更高分辨率和更高帧率发展，图像传感器需要在更短时间内传输海量数据，接口带宽需求显著提升。同时，AR/VR、无人机等应用的系统架构日趋复杂，信号路径可能横跨芯片内部、模块之间甚至超长距离连接，从而带来更大的插入损耗和更严峻的信号完整性挑战。

因此，传感器接口不仅需要提供更高的数据吞吐能力，还必须通过更高效的传输机制和低功耗设计，在严苛通道条件及电池供电限制下实现稳定可靠运行。

高分辨率与高帧率带来的带宽挑战

• 传感器像素持续增长

图像传感器已从早期的百万像素发展到数千万像素甚至更高水平，单帧图像的数据量显著增加。更高的像素密度意味着更高的采样频率和数据更新速率，进一步推高接口带宽需求。

• AR/VR 设备需要更高分辨率和帧率

为了提升沉浸式体验，AR/VR 设备不仅需要 4K 甚至 8K 级分辨率，还要求支持 90Hz 以上的高帧率，以降低显示延迟和眩晕感。这使单位时间内需要传输的图像数据量成倍增长。

• 图像质量要求持续提升

现代图像系统除了关注分辨率之外，还更加重视 HDR、高色彩准确度以及低噪声性能。实现这些高级图像处理功能通常需要更高位深以及更多元数据（Metadata）传输，从而进一步增加整体数据量。

上述因素共同推动传感器接口向更高数据吞吐能力发展。

通道条件变得更加复杂和严苛

在实际应用中，MIPI 信号传输路径已不再局限于短距离连接，而是覆盖多种复杂应用场景，使通道设计面临更多挑战。MIPI 通道可大致分为以下几类：

• 短距离通道（Intra-chip）

该类通道通常位于芯片内部或封装内部，传输路径较短、信号损耗较小。然而，随着工艺节点持续缩小以及数据传输速率不断提升，寄生参数（Parasitics）和串扰（Crosstalk）等效应仍会对信号完整性带来挑战。

• 标准通道

符合 MIPI 规范定义的参考通道条件，常见于摄像头模组与主处理器之间的 PCB 连接。设计时需要兼顾阻抗匹配和基础均衡能力，以满足规范要求的信号质量指标。

• 长距离通道（Inter-module）

在模块化系统中，信号通常需要经过更长 PCB 走线或连接器，导致频率相关损耗增加，同时引入更多反射和噪声源，加大接收端信号恢复难度。

• 超长通道（超出 MIPI 规范）

部分应用场景中的通道长度和损耗条件已超出 MIPI 标准定义范围。这类通道通常具有更高的插入损耗和更严格的带宽限制，对收发器均衡与补偿能力提出更高要求。

主要挑战包括：

• 插入损耗（Insertion loss）增加

高频信号在传输过程中会受到导体损耗与介质损耗影响而逐渐衰减，特别是在 Nyquist 频率附近，高频能量下降更加明显，导致信号幅度减小并影响接收端判决能力。

• 信号完整性（Signal Integrity）恶化

在长距离或高速工作条件下，反射、串扰以及抖动（Jitter）问题更加突出，导致眼图开口缩小、误码率（BER）上升，使系统更难维持稳定的高速数据传输。

• 电池供电设备的功耗限制

多数AR/VR和图像设备采用电池供电，因此在提升传输性能的同时必须严格控制功耗。然而，为补偿通道损耗并维持信号质量，往往需要额外的均衡电路和驱动能力，因此如何平衡性能与功耗成为关键设计课题。

M31的C/D-PHY架构如何提升传输性能？

---

M31 的 C/D-PHY Combo 架构通过集成 C-PHY 和 D-PHY 两种标准，使系统能够在高传输效率与设计简化之间灵活切换。不仅能够提升整体传输性能，还可有效降低芯片面积和开发成本，适用于 AR/VR、智能影像、无人机及其他多样化应用场景。

支持双标准的 Combo 架构

M31采用 C-PHY 与 D-PHY 集成设计，使单个 PHY IP 同时支持 MIPI D-PHY v3.0 和 MIPI C-PHY v2.1。通过共享部分模拟电路和数字电路资源，在同一物理接口上实现双协议支持。

这种 Combo 架构不仅降低了系统集成复杂度，还使 SoC 能够根据不同应用需求灵活切换传输模式，避免针对不同接口分别开发独立 PHY 所带来的面积和成本开销。

其核心价值在於：

• 提供更高的应用灵活性

不同应用对于带宽、功耗和引脚数量的要求存在显著差异。例如，高分辨率图像传输通常更适合采用传输效率更高的 C-PHY，而成熟平台或成本敏感型产品则更倾向于选择架构更简单的 D-PHY。借助 Combo 架构，系统设计人员能够根据产品需求选择最优传输模式，从而提升整体设计灵活性。

• 在性能与成本之间实现平衡

单个 IP 同时支持两种标准，有助于减少重复开发和验证工作量，并降低芯片面积（Die Area）占用。在需要更高数据吞吐量时，可启用 C-PHY；而在更强调成熟度、兼容性和稳定性的场景下，则可选择 D-PHY，从而在系统性能与成本之间实现最佳平衡。

MIPI C-PHY 与 MIPI D-PHY 特性对比

C-PHY 在传输效率和数据吞吐能力方面更具优势，但其设计复杂度也相对更高。这主要源于其编码方式和时钟恢复机制与 D-PHY 存在差异，因此在高速模拟电路设计以及时序恢复实现方面需要投入更多设计资源。

	D-PHY	C-PHY
传输方式	Source Synchronous	Embedded clock
能效	较低	较高
面积	较大	较大
引脚数量	4	3
灵活性	所有 Lane 同步工作	每个 Trio 独立工作
封装复杂度	较低	较高
应用情况	广泛应用	与 D-PHY 协同使用

MIPI C-PHY

C-PHY 采用三线（Trio）编码方式，并将时钟信息嵌入数据信号中，因此无需独立时钟通道。在相同引脚数量条件下，可以提升数据传输效率并降低整体引脚需求。此外，其编码机制能够提升单位能量对应的数据传输量（Coding Gain），因此在高带宽应用场景中具有明显优势。与此同时，C-PHY 也引入了更复杂的时钟数据恢复（CDR）和解码设计，对接收端架构提出更高要求。

MIPI D-PHY

D-PHY 采用数据与时钟分离传输架构，由外部提供参考时钟。其架构成熟、实现简单，因此已被广泛应用于移动终端和图像系统。但由于需要额外的时钟信号以及更多引脚资源，在高速率、高密度系统设计中，其扩展效率相对受限。

MIPI 在 N3P 与 N3C 上可实现怎样的传输性能？

---

数据速率与分辨率支持

基于 TSMC N3P 与 N3C 工艺，M31 MIPI PHY 在高速传输能力方面实现了显著提升。其中，D-PHY 最高可达到 9 Gbps/Lane，总吞吐量约为 36 Gbps；C-PHY 则可实现最高约 60 Gbps 的传输能力，能够支持从 4K@120FPS 到 8K@60FPS 的高分辨率图像应用，满足 AR/VR 及先进视觉系统对于高带宽和高传输效率的需求。

M31 在 N3P 与 N3C 上实现的效能包含：

D-PHY v3.0

• 9 Gbps / Lane
• 4 Lanes → 约 36 Gbps 总吞吐量
• 支持 4K@120FPS（30% Blanking 条件）

D-PHY 凭借成熟稳定的架构以及较低的实现复杂度，在多 Lane 配置下仍能提供极高的数据吞吐能力。目前，它仍然是智能手机、平板电脑及图像系统中应用最广泛的 MIPI 物理层方案之一。

C-PHY v2.1

• 6.5 Gsps / Trio
• 3~4 Trios → 约 45–60 Gbps 总吞吐量
• 支持 8K@60FPS（20% Blanking 条件）

C-PHY 通过嵌入式时钟机制以及更高效的编码方式（Coding Gain），在相同甚至更少引脚条件下实现更高的数据传输能力。因此，在同时追求高带宽与高能效的应用场景中，C-PHY 能够发挥更大的优势。

功耗与面积（PPA）

在 N3P 与 N3C 工艺上，M31 的 MIPI PHY 在维持高速传输的同时，实现 Tx 约 57-65 mW、Rx 约 38-40 mW 的功耗范围，并将总面积控制在 Tx 约0.112 mm²、Rx 约 0.235 mm²，展现出在效能、功耗与面积之间良好平衡的设计能力。

	4-Lane D-PHY @ 9Gbps	3-Trio C-PHY @ 6.5 Gsps
Tx 功耗	65 mW	57 mW
Rx 功耗	38 mW	40 mW

功耗：

• Tx 端（发射端）
  与 D-PHY 相比，C-PHY 具有更低的 Tx 功耗。这一优势主要来自其更高的编码效率（Coding Efficiency）。借助更高的数据承载能力，C-PHY 能够以更少的信号翻转次数和更低的驱动电流实现相同甚至更高的数据吞吐量，因此在高带宽应用中展现出更优的能效表现。
• Rx 端（接收端）
  C-PHY 的 Rx 功耗略高于 D-PHY。这是因为 C-PHY 需要实现更复杂的时钟数据恢复（CDR）和解码功能，同时还需要进行多符号判决和均衡处理，从而增加了接收端电路的复杂度和功耗。而 D-PHY 采用 Source Synchronous 架构，由专用时钟辅助接收，因此 Rx 设计相对简单，功耗也更低。

芯片面积：

• TX：約 0.112 mm²
• RX：約 0.235 mm²

芯片面积反映 IP 在实际 SoC 整合时对芯片尺寸的影响，其中 Tx 面积相对较小，主要集中于驱动电路与输出缓冲设计；Rx 面积较大，主要因为需要整合均衡器（EQ）、时钟恢复（CDR）与数据判读电路。在高速接口中，Rx 通常比Tx 更为复杂，因此面积占比也相对较高。

M31 MIPI IP的关键优势是什么？

---

M31 MIPI C/D PHY IP 的核心能力包括：

• 高速 MIPI C/D-PHY 集成架构
• 支持短通道与超长通道应用
• 自适应 Rx 均衡技术
• 多档带宽功耗优化
• 先进工艺节点的高速接口设计能力

M31 的 MIPI C/D PHY IP 可协助客户有效解决高分辨率图像系统中常见的带宽不足、长通道信号衰减以及功耗受限等问题，使系统在 AR/VR、无人机与其他视觉系统等多元应用中，能同时达成高质量图像传输、稳定连接与长时间运作的设计目标。

如何在超长通道下保持信号完整性？

---

超越 MIPI 标准的通道条件

在超长通道条件下，由于插入损耗可能高达 16 dB 并造成严重的高频衰减与码间串扰（Inter-Symbol Interference），M31 透过自适应 Rx 均衡与 CTLE 等信号补偿技术，使 MIPI C-PHY 仍能维持 4.5 Gsps 的稳定传输，显著超越标准 MIPI 通道规范的设计能力。

• 超长通道：16 dB Insertion Loss @ Nyquist
• 标准长通道：9 dB Insertion Loss
• 数据速率仍可达 4.5 Gsps

关键技术：自适应接收端均衡（RxEQ）

自适应接收端均衡（RxEQ）技术透过 CTLE 与动态参数调整，有效补偿通道损耗并改善信号质量，使 MIPI 接口能在多种甚至超长通道条件下维持稳定高速传输。。

M31 采用：

• 多极点/零点 CTLE（Continuous-Time Linear Equalizer）

通过调整频率响应对高频衰减进行补偿，恢复信号边沿，从而改善接收端采样条件。

• 自适应均衡参数调节

根据实际通道损耗情况动态调整均衡强度，使系统在不同通道条件下都能获得最佳信号质量。

其效果包含：

• 提升 35% 眼图裕量（Eye Margin），增加信号判读容忍度，提高系统稳定性
• 降低抖动（Jitter） 70ps，降低时序不确定性，提高时钟数据恢复（CDR）的可靠性

发射端与接收端均衡协同设计

M31 透过 TxEQ 与 RxEQ 的协同设计，在传送端预补偿与接收端后补偿之间取得最佳平衡。有效对抗高插入损耗与带宽限制，使信号在长距离传输后仍维持可用性；且在不同带宽与速度条件下，动态调整均衡参数，确保系统在低速与高速模式下皆能维持稳定运作

• TxEQ：在发射端预先增强高频分量，对冲通道带来的高频衰减，使信号进入通道前即具备更好的波形质量
• RxEQ：在接收端进一步补偿传输过程中产生的失真，恢复原始信号特征，确保数据能够被准确恢复

如何在不同带宽条件下优化 MIPI 功耗？

---

四档带宽设计

透过四档带宽设计，M31 的 D-PHY 可依数据速率动态调整功耗与电路配置，在 0.08 至 9 Gbps 的宽工作范围内兼顾性能与能效，使单一接口即可高效支持多样化的图像与感测应用。

带宽等级	数据速率	功耗
低	0.08–2.5 Gbps	18 mW
中低	2.5–4.5 Gbps	24 mW
中高	4.5–6.5 Gbps	33 mW
高	6.5–9 Gbps	38 mW

LP 与 HS 模式切换

MIPI透过 LP（低功耗）与 HS（高速）模式的动态切换，使系统能在闲置时降低功耗、在传输时提供高带宽，同时维持联机稳定性，达成功耗效率与实时数据传输之间的最佳平衡，特别适合电池供电的 AR/VR 与视觉应用。

N3P 与 N3C 工艺如何影响 MIPI 设计？

---

不同工艺的定位

N3P 和 N3C 工艺分别针对不同应用需求进行了优化。其中，N3P 提供更高的性能以支持高带宽数据传输，而N3C 则更加注重功耗效率，适用于电池供电的移动设备和可穿戴设备。通过针对不同产品定位选择合适的工艺平台，MIPI 接口能够在性能与功耗之间实现最佳平衡。

• N3P：面向高性能应用
• N3C：面向低功耗设备（如可穿戴设备）

设计与布局考量

在先进工艺节点下，MIPI PHY 设计不仅需要满足高速传输需求，还必须充分考虑寄生效应、Tx/Rx 均衡性能以及工艺波动带来的影响。通过完整的仿真与验证流程，确保电路在不同工艺条件下保持稳定运行，并具备自动校准能力，是实现高可靠性高速接口的关键。

关键设计考虑包括：

• 寄生电阻与寄生电容效应
• 对 TxEQ/RxEQ 性能的影响
• EM/IR 分析
• Monte Carlo 与 PVT 仿真验证

设计目标：

• 确保电路在工艺波动条件下仍能稳定运行
• 提供自动校准能力

工艺迁移设计指南

在先进工艺节点下，从 N3P 迁移至 N3C 时，需要同时考虑器件电气特性、功耗表现以及版图效应对高速接口的影响。针对不同工艺特性，M31 提出相应的设计与优化方法，以确保 MIPI PHY 在不同应用需求下均能保持稳定且高效的运行。

M31 提出：

• N3P 至 N3C 迁移策略

在工艺迁移过程中，需要重新评估晶体管特性对高速模拟电路的影响，包括驱动能力、频率响应以及噪声表现。同时需要调整相关电路参数，确保设计在不同工艺条件下仍能满足目标规格要求，例如数据速率和信号完整性。

• 性能与功耗权衡

由于 N3P 与 N3C 的优化方向存在差异，设计过程中需要根据应用需求（高性能或低功耗）调整相关参数，例如均衡强度、偏置条件以及工作模式配置，从而在传输性能与功耗之间取得最佳平衡。

• 布局优化建议

在先进工艺中，寄生电阻和寄生电容对高速信号的影响更加显著。因此需要重点关注关键高速信号路径的布局设计，包括走线对称性、阻抗控制以及寄生参数最小化。同时，电源与接地网络的设计也需要满足高速电路需求，以降低噪声和压降（IR Drop）对系统稳定性的影响。

常见问题