M31 在 6 奈米製程上提供完整的超低功耗記憶體 IP（ULL、eLL、Low-VDD），可同時優化 SoC 的功耗、效能與面積（PPA），特別適用於需要長時間待機與低能耗運算的 Edge AI 與 AIoT 應用。
典型的應用場景高度仰賴低漏電與快速喚醒能力，包括智慧穿戴裝置、環境感測器、智慧攝影機，或是具有影像辨識與語音喚醒功能的邊緣 AI 推論裝置。

其技術核心在於：

• 降低漏電：eLL 相較 ULL 可降低 5–10% 漏電，且在資料保持狀態下可降低約 50%
• 支援低電壓運作：最低 0.6V，動態功耗可降至約 0.64x
• 多種電源管理模式：最高可達約 25 倍節能

M31超低功耗記憶體IP已完成初步矽驗證，可直接支援量產級 SoC 開發。

為什麼 Edge AI 與 AIoT 需要超低功耗記憶體 IP？

---

Edge AI 與 AIoT 裝置多數採用電池供電，並長時間運行於待機、監測或資料保持狀態，因此功耗已成為系統設計的重要考量。相較於傳統運算平台追求極致效能，AIoT 設計更重視能源效率、續航力與快速喚醒能力。

AIoT 應用的功耗特徵是什麼？

AIoT 與 Edge AI 裝置的功耗行為具有明確的結構特徵，與傳統高效能運算系統有顯著不同：

• 長時間待機
  裝置大多時間處於低活動狀態，例如感測器或穿戴裝置持續監測但不進行運算
• 事件觸發運算
  系統在特定事件發生時才啟動運算，例如語音喚醒或影像辨識
• 電池供電限制
  多數應用依賴電池供電，因此需要嚴格控制能耗
• 常時運作模組需求
  某些記憶體需持續供電以維持資料或系統狀態

記憶體不僅需要降低待機功耗，也必須在系統喚醒時快速恢復運作，以支援即時處理需求。

記憶體漏電流為什麼是功耗瓶頸？

在 AIoT 與低功耗 SoC 中，記憶體漏電流（Leakage）通常是整體功耗的主要來源，其原因與系統運作模式及記憶體特性密切相關：

1. 待機時間遠大於運算時間
   由於裝置大部分時間處於待機或資料保持狀態，此時幾乎沒有動態切換活動，因此整體功耗主要由靜態漏電決定。
2. SRAM 為 SoC 中最大面積模組之一
   SRAM 等記憶體模組通常是 SoC 中面積最大的區塊之一。由於漏電與面積成正比，記憶體對整體漏電的影響被明顯放大。
3. 資料保持狀態仍需維持資料
   在資料保持模式下，記憶體不能完全關閉電源，必須維持最低電壓來保存資料，因此會持續產生漏電流。
4. 實測數據顯示漏電流優化效果顯著
   在實測資料中，eLL 記憶體在資料保持狀態下的漏電約為 ULL 的一半，顯示漏電優化對降低功耗具有直接且明確的效果。

綜合上述因素可以看出，在以待機為主的 AIoT 系統中，記憶體漏電會長時間累積並成為主要功耗來源，因此降低漏電是提升能源效率與延長電池續航的關鍵。

M31 在 6 奈米製程上提供哪些超低功耗記憶體 IP 技術？

---

ULL 超低漏電記憶體編譯器透過高密度與低漏電設計，提供兼顧功耗與效能的 SRAM 與暫存器檔案（Register File），是低功耗 SoC 的主流記憶體選擇。

eLL 極低漏電記憶體編譯器透過進一步降低 5 至 10% 的漏電並在資料保持狀態達到約 50% 的漏電流降低效果，特別適用於長時間待機與電池供電應用。

Low-VDD 低電壓操作記憶體編譯器透過支援最低約 0.6V 的運作電壓，將動態功耗降低至約 0.64 倍，是降低運算能耗的關鍵技術。

技術類型	主要優化方向	適用應用
ULL	功耗與效能平衡	一般功耗SoC
eLL	極低漏電流	長時間待機
Low-VDD	低電壓運作	極低功耗運作

指標	漏電流	資料保持漏電流	動態功耗	效能
ULL	低	基準	中等	平衡
eLL	更低 (-5~10%)	約為 ULL 的 50%	中等偏低	偏功耗優化
Low-VDD	依電壓而定	依設計	最低 (低電壓)	依電壓而定

ULL（Ultra Low Leakage）記憶體提供高密度與低漏電的 SRAM 與 Register File 解決方案

ULL是 M31 在 6 奈米製程上的核心低功耗方案之一，主要針對需要兼顧功耗、效能與面積的 SoC 設計。此類記憶體 IP 提供完整的 SRAM 與 Register File 解決方案，並針對低漏電與高密度進行最佳化。

其技術特點可整理如下：

• 提供高密度記憶體配置，適合整合於面積受限的 SoC 設計
• 在降低漏電流的同時維持穩定效能表現
• 支援多種設計功能，包括備援機制（Redundancy）、電源閘控（Power gating）、掃描測試（Scan） 與 內建自我測試（BIST）
• 可作為主流低功耗應用的基礎記憶體架構

在實際應用中，ULL適合用於需要長時間運作但仍需提供穩定效能的 SoC，例如一般 AIoT 控制晶片或邊緣處理器。

eLL（Extreme Low Leakage）記憶體進一步降低 5–10% 漏電流並優化長時間待機應用

eLL是在 ULL 基礎上進一步強化漏電控制的技術，專門用於對長時間待機功耗極度敏感的應用場景。根據資料，eLL 可比 ULL 再降低約 5 至 10% 的漏電流。

其特性與優勢如下：

• 針對漏電流優化的 bitcell 設計，降低靜態功耗
• 在資料保持模式下，漏電可降低至約 ULL 的一半
• 特別適用於長時間待機或持續運作模組
• 有助於延長電池供電裝置的使用時間

eLL的設計目標並非追求最高性能，而是將漏電功耗降低至最低，使其成為長待機系統中最關鍵的功耗優化元件。

Low-VDD 記憶體支援最低 0.6V 操作以降低動態與靜態功耗

Low-VDD技術是 M31 用於降低動態功耗的重要方案，透過支援低電壓運作，使系統在執行運算時仍能維持高能源效率。該技術支援最低約 0.6V 的操作電壓。

其核心特點如下：

• 支援低至 0.6V 的運作電壓，有助於降低功耗
• 根據動態功耗公式，電壓降低可顯著減少功耗
• 在 0.6V 操作下，功耗約為 0.75V 的 0.64 倍
• 支援持續運作區塊的低電壓運作與簡化設計架構

Low-VDD特別適用於低頻運作且可操作在低電壓或對能源效率要求極高的應用，例如簡單邊緣推論或持續運作的監控系統。

M31 記憶體 IP 如何實現低功耗？

---

Dual Rail 設計透過分離記憶體陣列與周邊電路的電源供應，使各區塊可在不同電壓下運作，進而提升整體功耗優化的彈性與效率。

動態電壓與頻率調整機制（DVFS） 透過動態調整電壓與頻率，使記憶體能依運算需求在多種運行狀態之間切換，以達成功耗與效能之間的最佳平衡。

多電壓域設計使不同模組能在各自最佳電壓下運作，提供更細緻的功耗控制並提升整體系統能源效率。

Dual Rail 設計支援 VDDA 與 VDDP 多電源架構

M31 記憶體 IP 採用 Dual Rail 架構，將記憶體核心陣列與周邊電路分別使用不同電壓供應，以提升功耗控制彈性與效率。此架構主要包含兩個電源域：

• VDDA：供應記憶體資料儲存區（Array）
• VDDP：供應周邊電路（Periphery），如解碼、控制邏輯與輸入輸出電路

這種分離式電源設計允許設計者為不同模組設定最適當的操作電壓。例如，在維持資料穩定的前提下，可以降低周邊電路電壓以減少功耗，而不影響資料儲存的可靠性。

Dual Rail 架構同時也支援更廣泛的電壓操作範圍，使記憶體能適應不同應用場景與功耗需求。

DVFS 支援多種運行狀態以平衡功耗與效能

M31 記憶體編譯器 IP 支援 DVFS，可根據系統需求在不同運行狀態之間切換，以達成功耗與效能的最佳平衡。

支援的主要運行狀態包括：

• 高效能模式（High Performance）
• 一般運行模式（Active）
• 低功耗運行模式（Low Active）
• 長時間待機模式（Standby）
• 關閉模式（Power Shutdown）

DVFS 的運作原理是根據應用負載動態調整電壓與頻率。在高負載情境下，提高電壓與頻率以滿足效能需求；在低負載或待機狀態下，降低電壓與頻率以減少功耗。設計同時支援多電壓域架構，可依系統需求調整不同模組的工作電壓。

此機制特別適合 AIoT 應用中常見的非連續運算行為，使記憶體不需長時間維持高功耗運作狀態。

M31 如何透過架構與電路技術實現低功耗與高效能平衡？

---

混合閾值電壓（Mixed Vt） 與 輔助電路設計（Assist）可在降低電壓的同時維持記憶體的穩定運作，實現低功耗與可靠性的平衡。

寬電壓操作設計使記憶體能在不同電壓條件下運作，從低功耗待機到高效能運算均能覆蓋。

透過 Bank、Mux、RPB 與 Level Shifter 等架構參數調整，記憶體設計可在功耗、效能與面積之間達成最佳化配置。

Mixed Vt 與 Assist 電路設計提升低電壓穩定性

在超低功耗設計中，降低工作電壓雖然可以有效減少功耗，但同時會增加電路不穩定的風險。M31 透過 Mixed Vt設計與Assist電路技術，改善低電壓操作下的穩定性問題。

其核心設計方法包括：

• 在同一電路中混合使用不同閾值電壓（LVT 與 SVT）元件，以平衡速度與漏電
• 透過 Assist 電路調整讀寫操作條件，提升 SRAM 在低電壓下的可靠性
• 優化訊號路徑，使資料在低供應電壓下仍可正確傳輸

這類設計可以在不顯著提升功耗的情況下確保記憶體正確運作，特別適用於Low VDD 與節能模式。

寬電壓操作支援多應用情境

M31 記憶體編譯器 IP 支援寬電壓操作範圍，使同一記憶體設計能夠在不同電壓條件下運作，提升跨應用場景的適用性。

其設計特點如下：

• 支援從約 0.5V 到 0.9V 的操作範圍
• 可搭配 DVFS 在不同電壓條件下動態切換
• 在低電壓下維持基本功能，在高電壓下提供較高效能

這種寬操作電壓能力使記憶體能同時支援以下場景：

• 低功耗待機模式
• 一般運算模式
• 高效能運算需求

透過單一 IP 支援多種操作條件，可以減少設計複雜度並提升系統整合效率。

實測數據如何驗證 M31 記憶體 IP 的低功耗與效能優勢？

---

實測結果顯示，eLL 記憶體相較於 ULL 在待機與資料保持模式下分別降低約 9% 與 51% 的功耗，顯著提升長時間待機情境下的能源效率。

在低電壓操作條件下，M31 記憶體編譯器可實現最高約 91% 的功耗降低，顯示低電壓設計在節能方面具有極高效益。

M31 記憶體編譯器在不同操作條件下可提升約 30% 至 66% 的效能，證明低功耗設計仍可維持高效能表現。

eLL 相較 ULL 在待機與資料保持狀態下分別降低約 9% 與 51%

根據M31的實測數據，比較 eLL 與 ULL 記憶體在不同待機相關模式下的功耗表現，可以觀察到顯著的漏電流改善效果。

• 在待機狀態下，功耗約降低 9%
• 在資料保持狀態下，功耗約降低 51%

這表示 eLL 特別適合長時間待機或電池供電應用，有助於降低靜態功耗與延長系統續航時間。

低電壓條件下功耗可達約 91% 改善幅度

除了漏電優化之外，M31 記憶體在低電壓操作下亦展現顯著的功耗改善能力。透過降低供應電壓，可以有效降低動態與靜態功耗。

• 隨著操作電壓降低，功耗呈現顯著下降趨勢
• 在低電壓情境下，整體功耗改善幅度最高可達約 91%

這種功耗下降主要來自於電壓與功耗之間的非線性關係，使得低電壓操作能夠帶來顯著節能效果。

此特性對於需要長時間運作且對能耗敏感的應用，例如邊緣感測與持續監測系統，具有高度價值。

效能在不同條件下可提升約 30% 至 66%

除了功耗優勢之外，記憶體 IP 的效能表現同樣重要。實測資料顯示，M31 記憶體在不同電壓與操作條件下，仍可提供顯著的效能提升。

• 在特定操作條件下，效能可提升約 30%
• 在其他條件下可達約 40% 至 66% 的提升

這些效能提升與設計優化技術相關，包括電壓配置、電路調整與架構優化，使得記憶體在不同工作模式下皆能維持良好的存取效率。

此結果說明，低功耗設計並不必然犧牲效能，反而可以透過設計優化同時達成兩者的提升。

M31 記憶體 IP 是否已具備量產導入能力？

---

M31 的 ULL 記憶體 IP 已完成關鍵矽驗證，顯示其設計已在實際晶片上通過測試並具備導入量產的基礎條件。

其他記憶體 IP 已達量產等級，具備完整功能、設計成熟度與製程匹配能力，可直接應用於量產級低功耗 SoC 設計。

ULL 記憶體已完成矽驗證

M31 在 6 奈米製程上的 ULL 記憶體 IP 已完成初步矽驗證，此階段的驗證重點在於確認實際晶片與設計模型之間的一致性，並確保功能與基本電氣特性能符合預期。

已驗證項目包含以下幾個面向：

• 記憶體基本讀寫功能正常運作
• 符合設計規格中的操作條件
• 可在實際矽晶片上穩定運作
• 包含 HDSP 與 HDOP 等記憶體架構已完成驗證

矽驗證的完成代表該記憶體 IP 並非停留在模擬與設計階段，而是已經在實體晶片上完成測試，降低後續整合風險，這意味著在導入時可以依賴已驗證的硬體行為，減少重複驗證與設計修正的時間。

M31 記憶體 IP 已達量產級 SoC 設計需求

除了完成矽驗證之外，M31 記憶體 IP 已具備量產級 SoC 導入能力，在功能完整性、設計成熟度與製程匹配性方面均符合量產需求。

M31 記憶體 IP主要特性包括：

• 提供完整記憶體解決方案，包括 SRAM 與 Register File
• 支援關鍵設計功能，如 Redundancy、Power gating、Scan 與 BIST
• 可根據不同應用需求進行配置調整
• 與製程平台匹配，具備量產導入能力

此外，6 奈米製程本身具備成熟的設計環境與較小的模型誤差，也進一步提升 IP 在實際量產中的可預測性與成功率。

綜合來看，該 IP 不僅在技術上具備低功耗優勢，也在產品化與客戶導入層面達到可實際使用的階段。

常見問題